This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-161612

(43)Date of publication of application: 19.06.1998

(51)Int.Cl.

G09G 3/36

G02F 1/133

(21)Application number: 08-325509

(71)Applicant: SONY CORP

(22)Date of filing:


05.12.1996 (72)Ir

(72)Inventor: YOSHINE HIROYUKI

(54) MULTIPLE IMAGE PLANE LIQUID CRYSTAL DISPLAY UNIT

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the peripheral circuits, by supplying a switch panel for making each liquid crsytal display unit supply an image signal to a picture element of the last frame or line, as a starting pulse of an adjacent liquid crystal display unit. SOLUTION: When an H start pulse 34 is input from a shift resistor driving circuit 40, each H shift resistor 18 of a liquid crystal display unit 4 of the first frame successively generates the switch pulses in synchronization with the rise of the H clocks. And the last switch pulse is input to a H input terminal 36 of each liquid crystal display unit 4 of the second frame through a H output terminal 6, and supplied as a H start pulse 34 to the H shift resistor 18. Further when a V start pulse 30 is input from a shift resistor driving circuit 40, each V shift resistor of the liquid crystal display unit 4 of the first line successively generates the switch pulses. And the last pulse is supplied to the V shift resistor 20 of each liquid crystal display unit 4 of the second line, as the V start pulse 30.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

四公開特許公報(A)

(11)特許出屆公開番号

特開平10-161612

(43)公開日 平成10年(1998)6月19日

(51) Int.Cl.*		識別記号	ΡI				
G 0 9 G	3/36		G 0 9 G	•			·
G02F	1/133	5 5 0	. G02F	1/133	5 5 0	•	•

審査請求 未請求 請求項の数9 OL (全 9 頁)


(21) 出顧番号	特顏平8-325509	(71)出願人 000002185 ソニー株式会社
(22)出版日	平成8年(1996)12月5日	東京都品川区北品川6丁目7番35号 (72)発明省 芳根 裕之 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
	•	. ;
		·
		·

(54) 【発明の名称】 マルチ画面液晶表示装置

(57)【要約】

【課題】 周辺回路を大幅に削減する。

【解決手段】 液晶表示装置4のHシフトレジスタ18 が最後の列の画素要素に映像信号を供給するために発生したスイッチパルスが、出力端6を通じて隣接する液晶表示装置2に供給され、そのHシフトレジスタ18を駆動するH開始パルス34としてHシフトレジスタ18に入力される。一方、液晶表示装置4のVシフトレジスタ20が最後の行の画素要素に映像信号を供給するために発生したスイッチパルスが、出力端8を通じて隣接する液晶表示装置2に供給され、そのVシフトレジスタ20を駆動するV開始パルス30としてVシフトレジスタ20に入力される。



特開平10-161612

【特許請求の範囲】

2004年 2月23日 16時57分

【請求項1】 複数の液晶表示装置を隣接配置して構成 され、

各液晶表示装置は、

マトリクス状に配列された多数の画素萎素と、

第1の開始パルスが入力されたとき、マトリクスの各列 の前記画素要素ごとに順次、前記画素要素に映像信号を 供給するスイッチ素子をオンするための第1のスイッチ パルスを前記スイッチ素子に供給する第1のスキャナ

第2の開始パルスが入力されたとき、マトリクスの各行 の前記画素要素ごとに順次、前記画素要素に映像信号を 供給するスイッチ素子をオンするための第2のスイッチ パルスを前記スイッチ素子に供給する第2のスキャナ と、を備えたマルチ画面液晶表示装置において、

前記第1または第2のスキャナのいずれか一方は、最後 の列または行の前記画業要素に映像信号を供給するため の前記第1または第2のスイッチパルスと近接したタイ ミングでパルスを発生するパルス発生回路を含み、

このパルス発生回路が発生した前記パルスが、隣接する 液晶表示装置の前記第1または第2のスキャナに対して 前記第1または第2の開始パルスとして供給される、こ とを特徴とするマルチ画面液晶表示装置。

【請求項2】 前記パルス発生回路が発生する前記パル スは、最後の前記列または行の前記画素要素に映像信号 を供給するための前記第1または第2のスイッチパルス であることを特徴とする請求項1記載のマルチ画面液品 表示装置。

【請求項3】 複数の液晶表示装置を隣接配置して構成 され、各液晶表示装置は、マトリクス状に配列された多 数の画素萎素と、第1の開始パルスが入力されたとき、 マトリクスの各列の前記画案要柔ごとに順次、前記画素 要素に映像信号を供給するスイッチ素子をオンするため の第1のスイッチパルスを前記スイッチ素子に供給する 第1のスキャナと、第2の開始パルスが入力されたと き、マトリクスの各行の前記画索要素ごとに順次、前記 画素要素に映像信号を供給するスイッチ素子をオンする ための第2のスイッチパルスを前記スイッチ素子に供給 する第2のスキャナと、を備えたマルチ画面液晶表示装 置において、

前記第1のスキャナは、最後の列の前記画素要素に映像 信号を供給するための前記第1のスイッチパルスと近接 したタイミングでパルスを発生する第1のパルス発生回 路を含み、

この第1のパルス発生回路が発生した前記パルスが、隣 接する液晶表示装置の前記第1のスキャナに対して前記 第1の開始パルスとして供給され、

前記第2のスキャナは、最後の行の前記画楽要素に映像 信号を供給するための前記第2のスイッチパルスと近接 したタイミングで前記パルスを発生する第2のパルス発 生回路を含み、

この第2のパルス発生回路が発生した前記パルスが、購 接する液晶表示装置の前記第2のスキャナに対して前記 第2の開始パルスとして供給される、ことを特徴とする マルチ画面液晶表示装置。

【請求項4】 前記第1のパルス発生回路が発生する前 記パルスは、最後の列の前記画素要素に映像信号を供給 するための前記第1のスイッチパルスであることを特徴 とする請求項3記載のマルチ画面液晶表示装置。

【請求項5】 前記第2のパルス発生回路が発生する前 記パルスは、最後の行の前記画素要素に映像信号を供給 するための前記第2のスイッチパルスであることを特徴 とする請求項3記駐のマルチ画面液晶表示装置。

【請求項6】 前記第1のパルス発生回路が発生する前 記パルスは、最後の列の前記画素要素に映像信号を供給 するための前記第1のスイッチパルスが生成された後、 前記第1のスイッチパルスどうしの時間間隔と同一の時 間間隔をおいて生成されることを特徴とする請求項3記 蚊のマルチ画面液晶表示装置。

【請求項7】 前記第2のパルス発生回路が発生する前 記パルスは、最後の行の前記画素要素に映像信号を供給 するための前記第2のスイッチパルスが生成された後、 前記第2のスイッチパルスどうしの時間間隔と同一の時 間間隔をおいて生成されることを特徴とする請求項3記 戟のマルチ画面液晶表示装置。.

【聶求項8】 複数の列の前記画素要素に対して同一の タイミングで映像信号が供給されることを特徴とする請 求項1ないし7のいずれかに記載のマルチ画面液晶表示

【請求項9】 前記第1および第2のスキャナはシフト レジスタを含んで構成されていることを特徴とする請求 項1ないし8のいずれかに記載のマルチ画面液晶表示装 匮。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数の液晶表示装 置を隣接配面してより大きい画面を構成するマルチ画面 液品表示装置に関するものである。

[0002]

【従来の技術】図5は従来の液晶表示装置の一例を示す 回路構成図である。まず、この図を参照して従来の液晶 表示装置について説明する。図5に示した液晶表示装置 12は、基板14上に、多数の画素要素16、Hシフト レジスタ18(本発明に係わる第1のスキャナ)、Vシ フトレジスタ20(本発明に係わる第2のスキャナ)、 Hスイッチ索子22、Vスイッチ素子24などを配置し て構成されている。画素薬業16はマトリクス状に配列 され(図では一部のみを示す)、それぞれコンデンサ2 6を含み、そのコンデンサ26に映像信号を蓄積するこ とで、各画素要素16の液晶セルの光学的透過度が変化 して映像が形成される。なお、各コンデンサ26の一方の端子はいずれも共通電極28に接続されている。

【0003】 Vスイッチ素子24は各画素要素16ごと に配置されており、Vスイッチ索子24がオンすること で映像信号が各画素要素16のコンデンサ26に供給さ れる。そして、Vスイッチ素子24は各行ごとに制御端 子が共通接続されており、したがって各行のVスイッチ 素子24は一括してオン/オフ制御される。Vシフトレ ジスタ20は上記 Vスイッチ素子24を各行ごとに順次 オンさせるためのスイッチパルスPV1~PVp(pは 正の瑩数)を各Vスイッチ素子24に供給する。Vシフ トレジスタ20にはV閉始パルス30(本発明に係わる 第2の開始パルス) がV入力端子32を通じて外部から 入力される様成となっており、このV閉始パルス30が 入力されると、Vシフトレジスタ20は、同じく外部か ら供給されるVクロックVCKに同期して、最初の行 (図中、最も上の行)のVスイッチ素子24から順番に 一定の時間間隔で各行のVスイッチ茶子24をオンさせ るためのスイッチパルスPV1~PVpをVスイッチ素 子24に供給する。

【〇〇〇4】この液晶表示装置12では、隣接するn列 (nは正の整数)の画案要素16に対して同時に映像信 号が供給されるようになっている。そのため、Hスイッ チ素子22はn列ごとに設けられ、各Hスイッチ素子2 2がオンすると、外部から同時に供給される映像信号V 1~VnがHスイッチ素子22を通じて対応するn列の <u> 画素要素16に供給される。各Hスイッチ素子22のオ</u> ン/オフは、Hシフトレジスタ18により制御される。 Hシフトレジスタ18は、上記Hスイッチ素子22を順 次オンさせるためのスイッチパルス PH1~PHm(m は正の整数)を各Hスイッチ素子22に供給する。Hシ フトレジスタ18にはH開始パルス34(本発明に係わ る第1の開始パルス) がH入力端子36を通じて外部か ら入力される構成となっており、このH閉始パルス34 が入力されると、Hシフトレジスタ18は、同じく外部 から供給されるHクロックHCKに同期して、画素要素 16の最初の n列(図中、最も左側の n列)に対応する Hスイッチ素子22から順番に一定の時間間隔でHスイ ッチ索子22を順次オンさせるためのスイッチパルスP H1~PHmをHスイッチ索子22に供給する。

【0005】図6の(A)はHシフトレジスタ18の動作を示すタイミングチャート、(B)はVシフトレジスタ20の動作を示すタイミングチャートである。この図に示すように、Hシフトレジスタ18はH閉始パルス34が入力されると、次のHクロックHCKの立ち上がりに同期してスイッチパルスPH1を発生し、その後、次々に各HクロックHCKの立ち上がりに同期してスイッチパルスPH2~PHmを発生する。一方、Vシフトレジスタ20はV開始パルス30が入力されると、次のVクロックVCKの立ち上がりに同期してスイッチパルス

PV1を発生し、その後、次々に各VクロックVCKの立ち上がりに同期してスイッチパルスPV1~PVロを発生する。なお、各スイッチパルスPV1~PVロは、すべてのHスイッチ素子22がオンする間、ハイレベルを維持している。したがって、各行の画素要素16ごとに傾次、映像信号が書き込まれることになる。また、各行では上述のように連続するn列の画素要素16ごとに一括して映像信号が書き込まれる。なお、図6において、(A)の時間軸のスケールと、(B)の時間軸のスケールとは大きくことなっており、VクロックVCKの1問期のm倍程度となっている。

【0006】このような液晶表示装置12を複数隣接配置することでより大きい画面のマルチ画面液晶表示装置の可能構成される。図7は従来のマルチ画面液晶表示装置の一例を示すブロック図である。このマルチ画面液温面液温表示装置12を、x列およびy行して構成されている。それがように液晶表示装置12を数作させるために対いる。を供給する必要がり、そして以びの流晶表示装置12に以びが開始に対いるのでは各流量表示装置12に以びが開始があるを供給がある。xxy台の液量を12に以びがあるを供給がして、これらのが以るを発生するという。

[0007]

【発明が解決しようとする課題】このように、従来のマルチ画面液晶表示装置38では、各液晶表示装置12ごとにH開始パルス34およびV開始パルス30を供給するためのシフトレジスタ駆動回路40を周辺回路として設けていたので、全体として回路規模が大きくなり、、装置の小型化および低コスト化を図る上で不利であった。また、シフトレジスタ駆動回路40を設ける分だけ作業工数が増大するので、この点でも低コスト化に不利であった。そこで本発明の目的は、周辺回路の大幅な削減を実現したマルチ画面液晶表示装置38を提供することにある。

[8000]

【課題を解決するための手段】本発明は上記目的を達成するため、複数の液晶表示装置を隣接配置して構成され、各液晶表示装置が、マトリクス状に配列された多数の画素要素と、第1の開始パルスが入力されたとき、マトリクスの各列の前記画素要素ごとに順次、前記画素要素に映像信号を供給するスイッチ素子に供給するまで、アトリクスの各行の前記画案要素ごとに順次、前記の第1のスキャナと、第2の開始パルスが入力されたと画をである。マトリクスの各行の前記画案要素ごとに順次、前記を表表で、アリクスの各行の前記画案要素ごとに順次、前記と画画を表示に映像信号を供給するスイッチ素子に供給するの第2のスイッチパルスを前記スイッチ素子に供給する

第2のスキャナと、備えたマルチ画面液晶表示装置において、前記第1または第2のスキャナのいずれか一方は、最後の列または行の前記画素要素に映像信号を供給するための前記第1または第2のスイッチパルスと近接したタイミングでパルスを発生するパルス発生回路を含み、このパルス発生回路が発生した前記パルスが、隣接する液晶表示装置の前記第1または第2のスキャナに対して前記第1または第2の開始パルスとして供給される、ことを特徴とする。

【0009】本発明はまた、複数の液晶表示装置を隣接 配置して構成され、各液晶表示装置が、マトリクス状に 配列された多数の画楽要素と、第1の開始パルスが入力 されたとき、マトリクスの各列の前記画素要素ごとに順 次、前記画素要素に映像信号を供給するスイッチ素子を オンするための第1のスイッチパルスを前記スイッチ素 子に供給する第1のスキャナと、第2の開始パルスが入 力されたとき、マトリクスの各行の前記画素要素ごとに 順次、前記画素要素に映像信号を供給するスイッチ素子 をオンするための第2のスイッチパルスを前記スイッチ 素子に供給する第2のスキャナと、備えたマルチ画面液 晶表示装置において、前記第1のスキャナは、最後の列 の前記画素要素に映像信号を供給するための前記第1の スイッチパルスと近接したタイミングでパルスを発生す る第1のパルス発生回路を含み、この第1のパルス発生 回路が発生した前記パルスが、隣接する液晶表示装置の 前記第1のスキャナに対して前記第1の開始パルスとし て供給され、前記第2のスキャナは、最後の行の前記画 素要素に映像信号を供給するための前記第2のスイッチ パルスと近接したタイミングで前記パルスを発生する第 2のパルス発生回路を含み、この第2のパルス発生回路 が発生した前記パルスが、隣接する液晶表示装置の前記 第2のスキャナに対して前記第2の開始パルスとして供 給される、ことを特徴とする。

【0010】本発明では、パルス発生回路が、最後の前 記列または行の画素要素に映像信号を供給するための前 記第1または第2のスイッチパルスと近接したタイミン グでパルスを発生し、このパルス発生回路が発生したパ ルスが、隣接する液晶表示装置の第1または第2のスキ ャナに対し第1または第2の開始パルスとして供給され る。また、本発明では、第1のスキャナの第1のパルス 発生回路が、最後の列の画素要素に映像信号を供給する ための第1のスイッチパルスと近接したタイミングでパ ルスを発生し、この第1のパルス発生回路が発生したパ ルスが、隣接する液晶表示装置の第1のスキャナに対し て第1の開始パルスとして供給される。そして、第2の スキャナの第2のパルス発生回路は、最後の行の画素要 素に映像信号を供給するための第2のスイッチパルスと 近接したタイミングでパルスを発生し、この第2のパル ス発生回路が発生したパルスが、隣接する液晶表示装置 の第2のスキャナに対して第2の開始パルスとして供給

される。したがって、本発明では、第1の開始パルスおよび第2の開始パルスを発生するための周辺回路を各液島表示装置ごとに設ける必要がなく、装度の小型化および低コスト化を実現でき、さらに任意の画面サイズのマルチ画面液晶宏示装置を容易に構成することができる。 【0011】

【発明の実施の形態】次に本発明の実施の形態を実施例 にもとづき図面を参照して説明する。図1は本発明によ るマルチ画面液晶表示装置の一例を示すプロック図、図 2は図1のマルチ画面液晶表示装置を構成する液晶表示 裝置を示す回路構成図である。図2に示した液晶表示装 遺は図5に示した液晶安示装置とほぼ同一の構成となっ ており、図5と同一の構成要素には同一の符号を付し、 それらに関する説明はここでは省略する。このマルチ画 面液晶表示装置2は、x×y(x、yは共に正の整数) の液晶表示装置4を、x列およびy行から成るマトリク ス状に配列して構成されている。このマルチ画面液晶表 示装置2では1つのシフトレジスタ駆動回路40が周辺 回路として設けられ、H開始パルス34およびV開始パ ルス30を生成する。そして、H開始パルス34は、液 晶表示装置4の各行の最初の列の位置(図1において最 も左)に配置された各液晶表示装置4に供給され、そし て、上記液晶素示装置4のH入力端子36を通じてHシ フトレジスタ18に入力されている。一方、Vパルス は、液晶表示装置4の各列の最初の行の位置(図1にお いて長も上) に配置された各液晶表示装置4に供給さ れ、そして、上記液晶表示装置4のV入力端子32を通 じてVシフトレジスタ20に入力されている。

【0012】各液晶表示装置4では、Hシフトレジスタ18が最後に出力するスイッチパルスPHmがH出力端子6を通じて外部に出力されており、またVシフトレジスタ20が最後に出力するスイッチパルスPVpがV力端子8を通じて外部に出力されている。この液晶表では、上記H出力端子6およびV出力端子8がと異なっている。それで、図1に示すように、液晶表示装置4のマトリられて、図1に示すように、液晶表示装置4のマトリカ端子36は、左側に接接する液晶表示装置4の出力端子6にそれぞれ接続されている。また、液晶表示装置4の出力端子6において、2番目以降の液晶表示装置4の出力端子6にそれぞれ接続されている。

【0013】次に動作を説明する。図3はHシフトレジスタ18の動作を示すタイミングチャート、図4はVシフトレジスタ20の動作を示すタイミングチャートである。まずHシフトレジスタ18の動作から説明する。図3に示すように、シフトレジスタ駆動回路40からH開始パルス34が入力されると、最初の列の液晶表示装置4の各Hシフトレジスタ18は、次のHクロックHCKの立ち上がりに同期してスイッチパルスPH1を発生

特開平10-161612

し、その後、次々に各HクロックHCKの立ち上がりに同期してスイッチパルスPH2~PHmを発生する。そして、最後のスイッチパルスPHmが各Hシフトレジスタ18から出力されると、このスイッチパルスPHmは、各液晶表示装置4のH出力端子6を通じて、2列目の各液晶表示装置4のH入力端子36に入力され、そして2列目の各液晶表示装置4のHシフトレジスタ18にH閉始パルス34として供給される。

【0014】2列目の各液晶表示装置4のHシフトレジスタ18は、このH閉始パルス34(スイッチパルスPHm)が入力されると、1列目の各液晶表示装置4のHシフトレジスタ18と同様に、次のHクロックHCKの立ち上がりに同期してスイッチパルスPH1を発生し、その後、次々に各HクロックHCKの立ち上がりに同期してスイッチパルスPHで発生する。そしてスイッチパルスPHで発生する。そして、最後のスイッチパルスPHmは、上述の場合と同様に、3列目の各液晶表示装置4のHシフトレジスタ18にH開始パルス34として供給され、その後、4列目以降の各液晶表示装置4についても、同様に1つ前の液晶のHシフトレジスタ18から順次、H開始パルス34が供給される。

【〇〇15】次に、Vシフトレジスタ20の動作を説明 する。図4に示すように、シフトレジスタ駆動回路40 からV開始パルス30が入力されると、最初の行の液晶 表示装置4の各Vシフトレジスタ20は、次のVクロッ クVCKの立ち上がりに同期してスイッチパルスPV1 を発生し、その後、次々に各VクロックVCKの立ち上 がりに同期してスイッチパルスPV2~PVpを発生す る。なお、図3の時間軸のスケールと、図4の時間軸の スケールとは大きく異なっており、VクロックVCKの 1周期は、HクロックHCKの1周期のm倍程度となっ ている。そして、最後のスイッチパルスPVDが各Vシ フトレジスタ20から出力されると、このスイッチパル スPVpは、各液晶表示装置4のV出力端子Bを通じ て、2行目の各液晶表示装置4のV入力端子32に入力 され、そして2行目の各液晶表示装置4のVシフトレジ スタ20にV間始パルス30として供給される。

【0016】2行目の各液晶表示装置4のVシフトレジスタ20は、このV開始パルス30(スイッチパルスPVp)が入力されると、1行目の各液晶表示装置4のVシフトレジスタ20と同様に、次のVクロックVCKの立ち上がりに向期してスイッチパルスPV1を発生し、その後、次々に各VクロックVCKの立ち上がりに同期してスイッチパルスPV2~PVpを発生する。そして、最後のスイッチパルスPV2~PVpを発生する。そして、最後のスイッチパルスPVpは、上述の場合と同様に、3行目の各液晶表示装置4のVシフトレジスタ20にV開始パルス30として供給され、その後、4行目以降の各液晶表示装置4についても、同様に1つ前の液晶のVシフトレジスタ20から順次、V開始パルス30が供給される。

【0017】すなわち、このマルチ画面液晶表示装置2では、1列目および1行目の液晶表示装置4にはシフトレジスタ駆動回路40からH開始パルス34およびV開始パルス30が供給されるが、2列目以降の各列の液晶表示装置4のHシフトレジスタ18には、1つ前の列の液晶表示装置4からH開始パルス34が供給され、同様に2行目以降の各行の液晶表示装置4のVシフトレジスタ20には、1つ前の行の液晶表示装置4からV開始パルス30が供給される。したがって、このマルチ画面を30が供給される。したがって、このマルチ画面を30が供給される。したがって、このマルチ画面を30が供給される。したがって、このマルチ画面といたができるというというないまでは、1つのシフトレジスタ駆動回路40したができる。と対できるとができる。

【0018】なお、この実施例では、各Hシフトレジス タ18およびVシフトレジスタ20が最後に出力するス イッチパルスをH開始パルス34およびV開始パルス3 Oとして用いているので、この場合には、各Hシフトレ ジスタ18およびVシフトレジスタ20の最後のシフト 段が本発明の第1および第2のパルス発生回路として機 能していることになる。また、上記実施例では、Hシフ トレジスタ18およびVシフトレジスタ20はそれぞれ H開始パルス34およびV開始パルス30が入力される と、次のHクロックHCKおよびVクロックVCKのタ イミングでそれぞれ最初のスイッチパルスを発生すると したが、シフトレジスタによっては開始パルスが入力さ れると直ちに最初のパルスを発生するものもある。その ような場合には、Hシフトレジスタ18およびVシフト レジスタ20として1段分だけ長いシフトレジスタを用 い、上記最後のスイッチパルスの次にさらに1クロック 分遅れて、追加したシフト段(本免明に係わる第1およ び2のパルス発生回路)からパルスが出力されるように し、そのパルスをH開始パルス34およびV開始パルス 30として次の液晶表示装置4に供給するようにすれば よい。

【0019】また、このようにシフトレジスタにシフト段を追加する以外にも、何らかのタイミング回路(本発明に係わる第1および第2のパルス発生回路)を設けてタイミングを調整し、後続の液晶表示装置に適切なタイミングでH開始パルス34およびV開始パルス30を供給するようにしてもよい。なお、上記実施例では各スイッチパルスをシフトレジスタにより発生させたが、上記実施例では、カリンスタに限らず種々のタイミング回路により生成することができる。また、上記実施例では、カ列の画素要素16ごとに顧次映像信号を書き込むタイプの液品表示装置4にも無論適用可能である。

【0020】そして、上紀実施例では、複数の行および

列を成して液品表示装置 4 を配列するとしたが、複数の液晶表示装置 4 を横に並べたり、あるいは縦に並べ、例えば核長あるいは縦長の画面を構成することも可能であり、そのような場合にも本発明を選用して上記効果を得ることができる。ただし、そのような構成では、Hシフトレジスタ18または Vシフトレジスタ20のいずれか一方にのみ隣接する液晶表示装置 4 から H 開始パルス34または V 開始パルス30を供給することになる。この場合にはいずれかのシフトレジスタの例えば最後のシフト 段落番号が本発明のパルス発生回路として機能することになる。

[0021]

【発明の効果】以上説明したように本発明では、パルス 発生回路が、最後の前記列または行の画衆要衆に映像信 号を供給するための前記第1または第2のスイッチパル スと近接したタイミングでパルスを発生し、このパルス 発生回路が発生したパルスが、隣接する液晶表示装置の 第1または第2のスキャナに対し第1または第2の開始 パルスとして供給される。また、本発明では、第1のス キャナの第1のパルス発生回路が、最後の列の画素要素 に映像信号を供給するための第1のスイッチパルスと近 接したタイミングでパルスを発生し、この第1のパルス 発生回路が発生したパルスが、隣接する液晶表示装置の 第1のスキャナに対して第1の開始パルスとして供給さ れる。そして、第2のスキャナの第2のパルス発生回路 は、最後の行の画素要素に映像信号を供給するための第 2のスイッチパルスと近接したタイミングでパルスを発 生し、この第2のパルス発生回路が発生したパルスが、 隣接する液晶表示装置の第2のスキャナに対して第2の 閉始パルスとして供給される。したがって、本発明で は、第1の開始パルスおよび第2の開始パルスを発生す

るための周辺回路を各液晶表示装置ごとに設ける必要がなく、装置の小型化および低コスト化を実現でき、さらに任意の画面サイズのマルチ画面液晶表示装置を容易に 構成することができる。

【図面の簡単な説明】

【図1】本発明によるマルチ画面液晶表示装置の一例を 示すブロック図である。

【図2】図1のマルチ画面液晶表示装置を構成する液晶 表示装置を示す回路構成図である。

【図3】 Hシフトレジスタ 1 8 の動作を示すタイミング チャートである。

【図4】 V シフトレジスタ20の動作を示すタイミング チャートである。

【図5】従来の液晶表示装置の一例を示す回路構成図である。

【図6】(A)はHシフトレジスタ18の動作を示すタイミングチャート、(B)はVシフトレジスタ20の動作を示すタイミングチャートである。


【図7】従来のマルチ面面液晶表示装置の一例を示すブロック図である。


【符号の説明】


2……マルチ画面液晶表示装置、4……液晶表示装置、6……H出力端子、8……V出力端子、12……液晶表示装置、14……基板、16……画素要素、18……Hシフトレジスタ、22……Hスイッチ素子、24……Vスイッチ素子、26……コンデンサ、28……共通電極、30……V開始パルス、32……V入力端子、34……H開始パルス、36……H入力端子、38……マルチ画面液晶表示装置、40……シフトレジスタ駆動回路。

特開平10-161612

【図1】







(9)

